"280단 낸드에 16단 HBM까지"…삼성·SK '더 높게' 쌓기 경쟁

[서울=뉴시스]이인준 기자 = 반도체 한계를 극복하기 위한 삼성전자와 SK하이닉스의 메모리 ‘쌓기’ 경쟁이 올해에도 메모리 시장을 뜨겁게 달구고 있다.

메모리는 크기가 작을수록 전력 효율과 성능이 높아지는 특성이 있는데, 회로 선폭이 나노미터(㎚·10억분의 1m) 수준에 이르며 물리적 한계에 부딪히자 더 높게 쌓으려는 적층 경쟁이 한창이다.

15일 업계에 따르면 삼성전자와 SK하이닉스는 오는 18일(현지 시각)부터 닷새간 미국 샌프란시스코에서 열리는 ‘국제고체회로학회(ISSCC) 2024 컨퍼런스’에서 다양한 차세대 기술을 대거 공개한다. ISSCC는 세계 3대 반도체 학회로, 반도체 집적회로 설계 기술의 올림픽으로 불린다.

삼성전자는 오는 20일 행사에서 역대 최고의 면적당 데이터 밀도(28.5Gb/㎟)를 가진 새로운 280단(9세대) 1Tb 4b/cell 3차원 V(vertical) 낸드 플래시 메모리 기술을 발표한다.

업계에 따르면 이 기술은 현재 상용화된 최고 밀도 제품(19.8Gb/㎟)보다 44%가량 높다. 데이터 밀도는 낸드 업계의 경쟁 요소 중 하나다. 밀도가 높을수록 대용량화에 유리하며 제조 비용을 낮추는 효과도 있다.

삼성전자의 차세대 기술은 특히 원가 경쟁력이 높은 ‘더블 스택(Double Stack)’ 구조라는 점에서 주목 받는다. 더블 스택은 2번에 나눠 채널 홀(구멍)을 뚫는 방식으로, 경쟁 업체들이 3번에 나눠 진행하는데 반해 삼성전자는 생산 비용과 시간을 더 줄일 수 있다.

삼성전자는 지난 2022년 세계 최고 용량의 '1Tb TLC 8세대 V낸드'의 양산을 시작한 데 이어, 올 초 9세대 V 낸드를 양산하는 것을 목표로 삼고 있다. 이어 2030년에는 1000단 V낸드까지 개발한다는 계획을 세웠다.

SK하이닉스도 이번 행사에서 16단 HBM(고대역폭메모리) 기술을 소개한다.

HBM은 여러 개의 D램 칩을 수직으로 연결해 데이터 처리 속도를 높인 제품이다.

SK하이닉스는 2013년 AMD와 협력해 HBM을 세계 최초 개발했고, 지난해 4월 업계 최초로 D램 단품 칩 12개를 수직 적층한 현존 최고 용량인 24GB(기가바이트)를 구현한 HBM3 신제품을 개발했다.

이어 올 상반기 양산 예정인 차세대(5세대) 제품인 HBM3E에서는 16단(48GB)에 도전한다. HBM은 단수가 높아질수록 개당 고용량 제품을 만드는 데 유리하다. 하지만 D램 두께가 얇아지고 발열과 신호 간섭, 원가 상승 등 기술적 난관이 커지기 때문에 고난도 기술이 필요하다.

SK하이닉스는 D램 상층과 하층 칩에 수천 개의 미세한 구멍을 뚫어 전극으로 연결하는 ‘TSV’(실리콘 관통전극) 영역 최적화 설계 등을 통해 문제를 극복하고 있다. 이어 올해 HBM4를 개발해 2026년 양산 목표로 HBM 시장 수성에 나설 방침이다.


◎공감언론 뉴시스 [email protected]