'HBM 시장 선두' SK하닉, TSMC와 패키지 연합 전선
삼성, 메모리-프로세서 '공동 최적화'로 고객 확보 총력
![[서울=뉴시스]SK하이닉스가 고대역폭메모리(HBM) 5세대 제품 HBM3E를 세계 최초로 대규모 양산해 이달 말부터 제품 공급을 시작한다. (사진 = 업체 제공) 2024.03.19. photo@newsis.com *재판매 및 DB 금지](https://img1.newsis.com/2024/03/19/NISI20240319_0001504775_web.jpg?rnd=20240319103503)
[서울=뉴시스]SK하이닉스가 고대역폭메모리(HBM) 5세대 제품 HBM3E를 세계 최초로 대규모 양산해 이달 말부터 제품 공급을 시작한다. (사진 = 업체 제공) 2024.03.19. [email protected] *재판매 및 DB 금지
[서울=뉴시스]이인준 기자 = 삼성전자와 SK하이닉스가 차세대 반도체 고대역폭메모리(HBM) 사업 계획을 차례로 공개하며 시장 선점 경쟁을 본격화한다.
22일 업계에 따르면 삼성전자는 2025년을 목표로 차세대 HBM인 HBM4(6세대)의 개발을 추진 중이다.
삼성전자는 지난 2월 업계 최초로 36GB HBM3E(5세대 HBM) 12H(12단) D램 개발에 성공한 데 이어, 다음 세대 HBM은 D램 칩을 16단까지 쌓아 올리는 기술에 도전한다.
SK하이닉스도 TSMC와 6세대 HBM을 공동 개발하고, 최첨단 패키징(조립) 분야에서 협력 중이다. 양사는 최근 대만 타이베이에서 이 같은 내용이 담긴 '기술 협력을 위한 양해각서'를 체결했다. SK하이닉스는 HBM4를 2026년 양산 예정이다.
SK하이닉스와 TSMC는 HBM 가장 아랫부분의 '베이스 다이(base die)'를 함께 설계·생산하기로 했다.
베이스 다이는 GPU(그래픽처리장치)와 연결돼 HBM을 컨트롤하는 역할을 수행한다. SK하이닉스는 기존 HBM3E까지는 자체적으로 베이스 다이를 만들었으나, HBM4부터는 TSMC의 선단 공정을 활용해 효율을 높일 계획이다.
TSMC도 엔비디아의 차세대 GPU 생산을 위한 첨단 패키징 기술에 대한 투자를 강화하고 있다.
TSMC는 '2.5D'(2.5차원) 패키지 기술에서 선도적 지위를 차지하고 있다.
'CoWoS(Chip on Wafer on Substrate)'로 불리는 이 기술은 여러 개의 칩을 수평으로 붙여서 상호 연결한 뒤 하나의 반도체로 통합하는 방식이다. 서로 다른 기능을 하는 칩이 효과적으로 연결돼 데이터 전송 효율성을 높이는 기술이다.
다만 기술 난도가 높아 수요 대비 공급 지연이 발생 중이다. TSMC는 "올해 (생산능력이) 작년에 비해 두 배 이상 늘었지만 충분하지 않을 것"이라며 "내년에도 열심히 하겠다"고 밝혔다.
22일 업계에 따르면 삼성전자는 2025년을 목표로 차세대 HBM인 HBM4(6세대)의 개발을 추진 중이다.
삼성전자는 지난 2월 업계 최초로 36GB HBM3E(5세대 HBM) 12H(12단) D램 개발에 성공한 데 이어, 다음 세대 HBM은 D램 칩을 16단까지 쌓아 올리는 기술에 도전한다.
SK하이닉스도 TSMC와 6세대 HBM을 공동 개발하고, 최첨단 패키징(조립) 분야에서 협력 중이다. 양사는 최근 대만 타이베이에서 이 같은 내용이 담긴 '기술 협력을 위한 양해각서'를 체결했다. SK하이닉스는 HBM4를 2026년 양산 예정이다.
SK-TSMC, 베이스 다이 공동 설계…첨단 패키징서 주도권
베이스 다이는 GPU(그래픽처리장치)와 연결돼 HBM을 컨트롤하는 역할을 수행한다. SK하이닉스는 기존 HBM3E까지는 자체적으로 베이스 다이를 만들었으나, HBM4부터는 TSMC의 선단 공정을 활용해 효율을 높일 계획이다.
TSMC도 엔비디아의 차세대 GPU 생산을 위한 첨단 패키징 기술에 대한 투자를 강화하고 있다.
TSMC는 '2.5D'(2.5차원) 패키지 기술에서 선도적 지위를 차지하고 있다.
'CoWoS(Chip on Wafer on Substrate)'로 불리는 이 기술은 여러 개의 칩을 수평으로 붙여서 상호 연결한 뒤 하나의 반도체로 통합하는 방식이다. 서로 다른 기능을 하는 칩이 효과적으로 연결돼 데이터 전송 효율성을 높이는 기술이다.
다만 기술 난도가 높아 수요 대비 공급 지연이 발생 중이다. TSMC는 "올해 (생산능력이) 작년에 비해 두 배 이상 늘었지만 충분하지 않을 것"이라며 "내년에도 열심히 하겠다"고 밝혔다.
![[서울=뉴시스]삼성전자 HBM3E 12H D램 제품 이미지. (사진 = 업체 제공) 2024.02.27. photo@newsis.com *재판매 및 DB 금지](https://img1.newsis.com/2024/02/27/NISI20240227_0001488764_web.jpg?rnd=20240227095359)
[서울=뉴시스]삼성전자 HBM3E 12H D램 제품 이미지. (사진 = 업체 제공) 2024.02.27. [email protected] *재판매 및 DB 금지
삼성도 메모리-프로세서 '공동 최적화' 맞춤형 기술 제공
삼성전자는 특히 고객사 맞춤형으로 HBM의 설계·제작이 가능하다는 '공동 최적화(co-optimization)'를 앞세워 고객사 확보에 나선다.
HBM은 일반적인 D램에 비해 대역폭을 확장할 수 있지만, 패키지에 통합되는 방식에 따라 지연 시간과 추가 전력 소비가 있을 수 있다. 프로세서와 메모리 업체가 제품을 개별적으로 최적화해서는 성능 개선에 한계가 있기 때문에, 프로세서-메모리의 성능을 함께 고려해야 한다. 이를 통해 플랫폼화를 통해 공용 설계 부분을 극대화하고, 생태계 파트너 확대로 효율적인 맞춤화 요구에 대응할 계획이다.
삼성전자는 이 밖에 TSMC의 CoWoS를 뛰어넘기 위해 여러 개 칩을 위로 얇게 쌓아 하나의 반도체로 만드는 3차원 적층 패키지 기술인 'X-Cube(eXtended-Cube)'도 개발 중이다. 칩과 칩을 연결하는 돌기(범프·Bump) 없이 구리로 직접 붙여 집적도를 더 높일 수 있는 4㎛(마이크로미터) 간격의 하이브리드 구리 본딩 기술도 2026년 목표로 개발 중이다.
◎공감언론 뉴시스 [email protected]