TSMC "3나노 양산, 4분기 말로 연기…장비 수급 이슈 있어"
삼성전자는 지난 6월 양산 개시, 기술력 사례로 평가
내년 하반기 3나노 2세대 양산 돌입…경쟁 더 치열해질 듯
[서울=뉴시스] 이인준 기자 = 대만 반도체업체인 TSMC가 3나노미터(㎚·1나노는 10억분의 1m) 파운드리 양산을 또 다시 4분기 말로 연기하며 초미세 공정의 높은 기술 장벽이 주목받고 있다. 특히 세계 최초로 3나노 양산을 시작한 삼성전자의 기술력이 새삼 눈길을 끈다.
18일 관련 업계에 따르면 TSMC는 최근 열린 콘퍼런스콜에서 "3나노는 이번 분기 후반에 좋은 수율로 대량 생산이 순조롭게 진행되고 있다"고 밝혔다.
그동안 대만 현지 언론은 TSMC가 9월 말께 3나노 양산을 시작할 것이라고 전했다. 하지만 TSMC는 이 같은 관측을 뒤엎고 다시 3개월 가량 3나노 양산을 늦춘 상태다. TSMC는 3나노 공정 연기 이유로 "장비 배송 문제로 고객 수요가 공급 능력을 초과했다"며 "3나노는 내년에 완전히 공정을 가동할 것"이라고 설명했다.
TSMC는 7나노 공정을 2018년 2분기에, 5나노 공정은 2020년 2분기에 각각 양산에 들어갔다. 2년 주기로 기술 난도를 높여왔지만 3나노 진입까지는 시간이 더 소요될 것이라고 본다.
TSMC는 지난해 2분기 콘퍼런스콜에서도 "3나노 공정에 기술적 어려움이 있다"며 기존 5나노에 비해 3~4개월 지연되고 있다"고 밝혔다. 하지만 다시 일정이 늦춰지며 3나노 공정의 어려움이 주목받고 있다.
이런 가운데 삼성전자의 세계 최초 3나노 양산 성공이 다시 한번 업계의 주목을 받고 있다.
삼성전자는 세계 파운드리 업계 1위 TSMC보다 앞서, 지난 6월30일 3나노 파운드리 공정을 활용한 제품 양산을 공식 발표했다. 삼성전자는 이어 지난 7월25일 첫 제품을 출하했다.
특히 삼성전자 3나노는 세계 최초로 'GAA(게이트-올-어라운드)' 기술이 적용됐다. 이 기술은 초미세 공정의 가장 큰 난관으로 여겨지는 전력 효율 저하 문제를 극복하기 위해 도입한 신기술이다.
반도체 칩의 크기가 작아질수록 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 트랜지스터도 함께 작아지는데, 그 결과 전류의 흐름을 제어하는 데 어려움이 커졌다. 그만큼 장치의 사용 전력을 효율적으로 사용하지 못한다는 뜻이다.
GAA는 트랜지스터에서 전류 흐름을 제어하는 '게이트'와 전류가 흐르는 '채널'이 닿는 면적을 넓혀 전력 효율성을 한결 높일 수 있다. 기존에 TSMC 등이 써왔던 '핀펫' 기술은 게이트와 채널이 '위-좌-우' 3개 면에서 만나 전력 효율성이 상대적으로 떨어진다는 평이다.
반면 GAA는 채널 아랫면까지 포함해 전면이 게이트와 맞닿는다. 이렇게 맞닿는 실질적인 면적이 늘어나다보니 충분한 양의 전력이 흐르게 된다. 삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소를 실현시켰다.
하지만 아직까지 업계에선 TSMC가 여전히 파우드리 시장의 절반 이상을 점유하고 있는 데다, 애플을 주 고객으로 확보하고 있어 3나노 경쟁에서도 유리한 고지를 점할 수 있다고 본다. 대만 시장조사업체 트렌드포스에 따르면 올해 2분기 TSMC의 시장 점유율은 53.4%로 압도적인 세계 1위다. 다만 삼성전자는 전 분기 대비 점유율을 16.3%에서 16.5%로 0.2%포인트(p) 끌어올리며 격차를 좁혀가고 있다.
TSMC는 삼성전자가 3나노 양산을 먼저 시작했지만, 자신들이 경쟁에서 우위를 지킬 수 있다고 본다. TSMC는 "3나노 기술이 도입되면 PPA(소비전력·성능·면적)와 트랜지스터 기술 모두에서 가장 앞선 반도체 기술을 보일 수 있다"며 "우리는 N3 제품군이 오래 지속될 것으로 확신한다"고 밝혔다.
이에 따라 양사의 본격적인 시장 경쟁은 내년 하반기에 나올 차세대 3나노 기술에서 재점화될 전망이다.
TSMC는 3나노 2세대 공정(N3E)과 관련해 "N3E 개발은 계획보다 앞서 진행 중이며 현재 양산은 2023년 하반기로 예정돼 있다"고 밝혔다.
삼성전자도 내년 하반기 3나노 2세대 공정 양산에 착수한다. 경계현 삼성전자 DS부문장 겸 대표이사 사장은 최근 기자간담회에서 "3나노 2세대에 대한 고객들의 관심이 유독 많다"며 "내년 말 파운드리 사업부의 모습이 지금과는 확실히 달라져 있을 것"이라고 밝힌 바 있다.
◎공감언론 뉴시스 [email protected]
18일 관련 업계에 따르면 TSMC는 최근 열린 콘퍼런스콜에서 "3나노는 이번 분기 후반에 좋은 수율로 대량 생산이 순조롭게 진행되고 있다"고 밝혔다.
그동안 대만 현지 언론은 TSMC가 9월 말께 3나노 양산을 시작할 것이라고 전했다. 하지만 TSMC는 이 같은 관측을 뒤엎고 다시 3개월 가량 3나노 양산을 늦춘 상태다. TSMC는 3나노 공정 연기 이유로 "장비 배송 문제로 고객 수요가 공급 능력을 초과했다"며 "3나노는 내년에 완전히 공정을 가동할 것"이라고 설명했다.
TSMC는 7나노 공정을 2018년 2분기에, 5나노 공정은 2020년 2분기에 각각 양산에 들어갔다. 2년 주기로 기술 난도를 높여왔지만 3나노 진입까지는 시간이 더 소요될 것이라고 본다.
TSMC는 지난해 2분기 콘퍼런스콜에서도 "3나노 공정에 기술적 어려움이 있다"며 기존 5나노에 비해 3~4개월 지연되고 있다"고 밝혔다. 하지만 다시 일정이 늦춰지며 3나노 공정의 어려움이 주목받고 있다.
이런 가운데 삼성전자의 세계 최초 3나노 양산 성공이 다시 한번 업계의 주목을 받고 있다.
삼성전자는 세계 파운드리 업계 1위 TSMC보다 앞서, 지난 6월30일 3나노 파운드리 공정을 활용한 제품 양산을 공식 발표했다. 삼성전자는 이어 지난 7월25일 첫 제품을 출하했다.
특히 삼성전자 3나노는 세계 최초로 'GAA(게이트-올-어라운드)' 기술이 적용됐다. 이 기술은 초미세 공정의 가장 큰 난관으로 여겨지는 전력 효율 저하 문제를 극복하기 위해 도입한 신기술이다.
반도체 칩의 크기가 작아질수록 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 트랜지스터도 함께 작아지는데, 그 결과 전류의 흐름을 제어하는 데 어려움이 커졌다. 그만큼 장치의 사용 전력을 효율적으로 사용하지 못한다는 뜻이다.
GAA는 트랜지스터에서 전류 흐름을 제어하는 '게이트'와 전류가 흐르는 '채널'이 닿는 면적을 넓혀 전력 효율성을 한결 높일 수 있다. 기존에 TSMC 등이 써왔던 '핀펫' 기술은 게이트와 채널이 '위-좌-우' 3개 면에서 만나 전력 효율성이 상대적으로 떨어진다는 평이다.
반면 GAA는 채널 아랫면까지 포함해 전면이 게이트와 맞닿는다. 이렇게 맞닿는 실질적인 면적이 늘어나다보니 충분한 양의 전력이 흐르게 된다. 삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소를 실현시켰다.
하지만 아직까지 업계에선 TSMC가 여전히 파우드리 시장의 절반 이상을 점유하고 있는 데다, 애플을 주 고객으로 확보하고 있어 3나노 경쟁에서도 유리한 고지를 점할 수 있다고 본다. 대만 시장조사업체 트렌드포스에 따르면 올해 2분기 TSMC의 시장 점유율은 53.4%로 압도적인 세계 1위다. 다만 삼성전자는 전 분기 대비 점유율을 16.3%에서 16.5%로 0.2%포인트(p) 끌어올리며 격차를 좁혀가고 있다.
TSMC는 삼성전자가 3나노 양산을 먼저 시작했지만, 자신들이 경쟁에서 우위를 지킬 수 있다고 본다. TSMC는 "3나노 기술이 도입되면 PPA(소비전력·성능·면적)와 트랜지스터 기술 모두에서 가장 앞선 반도체 기술을 보일 수 있다"며 "우리는 N3 제품군이 오래 지속될 것으로 확신한다"고 밝혔다.
이에 따라 양사의 본격적인 시장 경쟁은 내년 하반기에 나올 차세대 3나노 기술에서 재점화될 전망이다.
TSMC는 3나노 2세대 공정(N3E)과 관련해 "N3E 개발은 계획보다 앞서 진행 중이며 현재 양산은 2023년 하반기로 예정돼 있다"고 밝혔다.
삼성전자도 내년 하반기 3나노 2세대 공정 양산에 착수한다. 경계현 삼성전자 DS부문장 겸 대표이사 사장은 최근 기자간담회에서 "3나노 2세대에 대한 고객들의 관심이 유독 많다"며 "내년 말 파운드리 사업부의 모습이 지금과는 확실히 달라져 있을 것"이라고 밝힌 바 있다.
◎공감언론 뉴시스 [email protected]