삼성전자, 세미콘 타이완 기조연설
'용량·대역폭·열 효율' 기술 향상 비전 공유
"데이터 지연 해결 위해 메모리 배치 최적화"
삼성전자는 1일 대만 타이베이에서 열린 아시아 최대 반도체 전시회 '세미콘 타이완 2026'의 메모리 이그제큐티브 서밋(Memory Executive Summit)에 참가했다고 밝혔다.
최장석 삼성전자 디바이스솔루션(DS)부문 메모리사업부 상품기획팀장(상무)은 이날 기조연설에 나서 '용량(Capacity)', '최적화(Utilization)', '대역폭(Bandwidth)', '전력·열 효율(Efficiency)' 기술 향상을 통해 메모리 기술 주도권을 강화해 나가겠다는 비전을 공유했다.
최 상무는 "이제 더 이상 인쇄회로기판(PCB) 면적에 제한되지 않고, 보드 면적을 키우지 않고도 수직으로 확장해 메모리 용량을 늘릴 것"이라고 밝혔다.
이어 "3D(수직 적층)는 단순히 쌓는 것이 아니라 각 층을 어떻게 활용하느냐가 핵심이며, 삼성은 데이터 처리 지연을 없애기 위해 로직·메모리 배치를 최적화하고 있다"고 설명했다.
최근 인공지능(AI) 연산에 필요한 데이터 규모가 급증하면서 메모리 용량을 확대해야 하지만, 칩과 기판의 면적을 늘리는 기존 방식에는 물리적 한계가 있다는 지적이 있어왔다.
이에 반도체 기업들은 한정된 기판 공간을 어떻게 효율적으로 활용하는 지가 중요해졌다.
최 상무는 "다이 사이의 거리를 획기적으로 단축함으로써 수직 고속도로를 형성해 대역폭을 획기적으로 개선할 수 있다"고 강조했다.
또 3D의 최종 목표는 단일 비트의 데이터를 이동시키는 데 필요한 에너지를 줄이는 것인데, 삼성전자는 구조적 효율성을 높여 와트당 성능을 극대화하고 있다는 설명이다.
삼성전자는 7세대 고대역폭메모리(HBM4E), 8세대 HBM5 등 세대별로 용량, 대역폭, 전력 효율, 열 관리 기술을 강화하며 AI 연산 수요 증가에 맞춰 기술 개발 속도를 높이고 있다.
회사는 현재 HBM5를 개발 중이며, HBM4E 대비 성능 2배, 와트당 성능 20% 향상, 열 저항 20% 감소가 목표다.
삼성전자는 차세대 메모리 기술인 'zHBM'을 개발 중인데, 이는 HBM4E 대비 성능 8배, 와트당 성능 3배 향상, 열 저항 75~90% 감소를 목표로 하고 있다.
'zNAND-O'는 고성능 낸드 플래시 솔루션으로 D램보다 10배 높은 비트 밀도를 제공해 거대언어모델(LLM)에 필요한 대규모 용량을 지원한다. 회사는 오는 2028년 샘플링을 시작할 계획이다.
삼성전자는 이 같은 기술 리더십과 대규모 생산 인프라를 기반으로 범용 D램·낸드부터 HBM, 기업용 SSD 등 고부가 AI 메모리까지 시장 수요에 적기 대응한다는 방침이다.
◎공감언론 뉴시스 leejy5223@newsis.com