[서울=뉴시스] 박영환 기자 = IBM이 손톱만 한 실리콘 칩에 연산을 담당하는 미세 스위치인 트랜지스터 1000억개를 넣을 수 있다는 새 반도체 설계를 공개했다.

영국 BBC는 24일(현지시간) IBM이 트랜지스터를 여러 층으로 쌓는 새 반도체 설계인 ‘나노스택’을 공개했다고 보도했다. IBM은 이 기술이 1㎚(나노미터) 아래 반도체 세대로 이어질 수 있다고 설명했다. 1㎚는 10억분의 1m에 해당한다.

현재 반도체 업계의 최첨단 공정은 대체로 2㎚급으로 분류된다. IBM은 이번 설계가 반도체 기술 세대로 보면 약 0.7㎚급에 해당한다고 주장했다.

이 설명이 맞는다면 공개적으로 알려진 반도체 기술 가운데 처음으로 1㎚ 아래 영역을 제시한 사례가 될 수 있다. 다만 실제 제품 생산까지는 수년이 걸릴 전망이다.

IBM은 이 설계를 적용한 시제품 시험에서 자사가 앞서 공개한 2㎚급 기술보다 성능은 50% 높고 에너지 효율은 70% 개선됐다고 밝혔다.

제이 갬베타 IBM 리서치 책임자는 이번 기술이 차세대 반도체 구조를 바꾸는 계기가 될 수 있다고 평가했다. 그는 이번 기술이 트랜지스터를 더 작게 만드는 경쟁을 넘어, 칩을 쌓는 방식 자체를 바꾸려는 시도라고 설명했다.

트랜지스터는 반도체 칩의 기본 구성 요소다. 스마트폰, 게임기, 노트북은 물론 생성형 인공지능(AI) 서비스를 구동하는 데이터센터의 연산 능력도 트랜지스터 집적도와 밀접하게 연결된다.

같은 크기의 칩 안에 더 많은 트랜지스터를 넣으면 대체로 더 복잡한 연산을 처리할 수 있다. AI 확산으로 데이터센터 전력 부담이 커진 상황에서 에너지 효율 개선은 반도체 업계의 핵심 경쟁 요소가 됐다.

반도체 업계는 오랫동안 칩 안의 트랜지스터 수가 약 2년마다 두 배로 늘어난다는 ‘무어의 법칙’을 따라 발전해왔다. 하지만 이미 일부 칩에는 수백억개 단위의 트랜지스터가 들어가면서 기존 방식만으로는 한계가 뚜렷해지고 있다.

이 때문에 반도체 기업들은 트랜지스터를 가로로만 더 촘촘히 넣는 방식에서 벗어나 입체 구조에 주목하고 있다. 트랜지스터를 세우거나 층을 쌓는 방식이다.

IBM의 나노스택은 얇은 판 모양의 트랜지스터 층을 여러 겹 쌓는 구조다. 가로로만 줄이는 대신 위로 쌓아 집적도를 높이는 방식에 가깝다.

앨런 우드워드 영국 서리대 컴퓨터과학 교수는 이를 도시 건축에 비유했다. 기존 방식이 단독주택을 많이 짓는 것이라면 IBM의 방식은 100층짜리 초고층 건물을 세우려는 구상에 가깝다는 설명이다.

우드워드 교수는 삼성전자와 인텔의 3차원 반도체 기술을 30~50층 건물에 비유하며, IBM의 구상은 100층 초고층 건물에 가까운 시도라고 평가했다.

다만 기술적 난제도 적지 않다. 트랜지스터는 작동 과정에서 열을 내고, 층을 높게 쌓을수록 열 관리가 어려워질 수 있다. 또 각 층 사이가 지나치게 얇아지면 전류가 새어 트랜지스터가 꺼져야 할 때 완전히 꺼지지 않고, 이 때문에 칩 작동에 문제가 생길 수 있다고 매체는 전했다.


◎공감언론 뉴시스 yunghp@newsis.com