[포항=뉴시스]안병철 기자 = 포스텍과 삼성전자 공동연구팀이 차세대 3D 낸드(NAND) 플래시 메모리의 성능을 높일 수 있는 실리콘 결정 제어 기술을 개발했다.

포스텍은 신소재공학과·반도체공학과 황현상 교수 연구팀이 삼성전자 반도체연구소·메모리사업부와 공동으로 3D 낸드 채널 내부 실리콘 결정의 성장 방향을 제어하는 기술을 개발했다고 7일 밝혔다.

3D 낸드는 데이터를 저장하는 셀을 수백 층까지 쌓아 저장 용량을 높이는 메모리 반도체다. 그러나 적층 수가 늘어날수록 데이터를 전달하는 실리콘 채널이 길어지고 결정과 결정 사이의 경계가 증가하면서 전기 저항이 커져 성능이 저하되는 문제가 있었다.

연구팀은 마이크로웨이브 어닐링(MWA) 공정을 활용해 결정 성장 방향을 유도하는 시드층(seed layer)을 형성한 뒤 이를 3D 낸드 채널에 적용했다. 그 결과 결정이 일정한 방향으로 성장하면서 실제 155단, 깊이 약 6.5마이크로미터(㎛) 규모의 3D 낸드 채널 전체에 균일한 결정 구조를 구현하는 데 성공했다.

연구팀은 이번 기술이 실용화될 경우 차세대 3D 낸드에서 채널 저항과 셀 전류 편차를 줄여 읽기 속도와 동작 신뢰성을 높일 수 있을 것으로 기대했다.

또한 기존 양산 공정과의 통합이 이뤄질 경우 수직 채널 트랜지스터 등 적층형 반도체 소자에도 적용 범위가 확대될 것으로 전망했다. 

이번 연구 결과는 반도체 분야 권위 학회인 '2026 IEEE 국제 VLSI 기술 및 회로 심포지엄'에서 발표됐으며 국제 학술지 '네이처 일렉트로닉스'에도 선정됐다.  

포스텍 황현상 교수는 "적층 수가 늘어나는 차세대 3D 낸드에서도 채널 전체를 균일하게 결정화할 수 있는 실질적인 해법을 제시했다"고 말했다.

제1저자인 권오혁 씨는 "무작위였던 결정 성장에 방향성을 부여해 금속 유도 측면 결정화의 고질적인 문제를 해결했다"며 "고단수 3D 낸드의 채널 저항 문제를 해결하는 핵심 기술이 될 것으로 기대한다"고 밝혔다.


◎공감언론 뉴시스 abc1571@newsis.com