【대전=뉴시스】 김양수 기자 = KAIST는 생명화학공학과 임성갑 교수와 포스텍(POSTECH) 창의IT융합공학과 김재준 교수 공동 연구팀이 비아홀(via-hole) 공정없이도 금속을 다중으로 연결할 수 있는 기술을 개발해 5층 이상의 3차원 고성능 유기 집적회로 구현에 성공했다고 11일 밝혔다.

이번 기술은 금속의 수직 상호 연결을 위해 공간을 뚫는 작업인 비아홀 공정 대신 패턴된 절연막을 직접 쌓는 방식으로, 유기 반도체 집적회로를 형성하는데 적용할 수 있는 신개념의 공정이다.

유호천 박사와 박홍근 박사과정 학생이 공동 1 저자로 참여한 이번 연구 결과는 국제 학술지인 네이처 커뮤니케이션(Nature Communications)의 지난 3일자 온라인판에 게재됐다. 논문명은 'Highly stacked 3D organic integrated circuits with via-hole-less multilevel metal interconnects'다.

공동 연구팀에 따르면 유기 트랜지스터는 구부리거나 접어도 특성을 그대로 유지할 수 있는 장점때문에 유연(flexible) 디스플레이 및 웨어러블 센서 등 다양한 분야에 적용할 수 있다.

그러나 이런 유기물 반도체는 화학적 용매, 플라즈마, 고온 등에 의해 쉽게 손상되는 문제가 있어 일반적인 식각 공정에 적용이 불가해 유기 트랜지스터 기반 집적회로 구현의 걸림돌로 여겨졌다.

공동 연구팀은 유기물 반도체의 손상없이 안정적인 금속 전극 접속을 위해 절연막에 비아홀을 뚫는 기존 방식에서 벗어나 패턴된 절연막을 직접 쌓는 방식을 택했다.

 또 연구팀은 패턴된 절연막을 패턴 구조에 따라 반도체소자를 선택적으로 연결할 수 있도록 했으며 ‘개시제를 이용한 화학 기상 증착법(iCVD:initiated chemical vapor deposition)’을 통해 얇고 균일한 절연막 패턴을 활용, 안정적인 트랜지스터 및 집적회로를 구현하는 데 성공했다.

이 증착법은 기존 고분자 합성 방식과는 달리 용매 (solvent)나 첨가제 (additive)를 필요로 하지 않기 때문에 높은 순도를 가지는 고분자를 쉽게 합성할 수 있고 낮은 공정 온도로 종이와 같은 화학·물리적 자극에 약한 물질 위에도 고분자를 도포할 수 있다.

이어 공동 연구팀은 이번에 개발된 금속 상호 연결법이 유기물 손상없이 100%에 가까운 소자 수율로 유기 트랜지스터를 제작할 수 있다는 것도 확인했으며 수직적으로 분포된 트랜지스터들을 상호 연결해 인버터, 낸드, 노어 등 다양한 디지털 논리 회로를 구현하는 데도 성공했다.

특히 효과적인 금속 상호 연결을 위한 레이아웃 디자인 규칙을 제안했다. 이는 향후 유기 반도체 기반 집적회로 구현 연구에 유용한 지침이 될 것으로 기대된다.

포스텍 김재준 교수는 "패턴된 절연막을 이용하는 발상의 전환이 유기 집적회로로 가기 위한 핵심기술의 원천이 됐다"며 "향후 유기 반도체 뿐 아니라 다양한 반도체 집적회로 구현의 핵심적인 역할을 할 것으로 기대한다"고 말했다.


kys0505@newsis.com